

浙江工业大学

2026-2027 第一学期

课 程 计算机组成原理 姓 名 _____

班 级 _____ 学 号 _____

任课教师 _____

题序	一	二	总 评
计分			

注意：所有的答案都需写在试卷的相应位置，否则不给分。

一、单选题（共10题，每题2分，共20分）

- 下列8位补码加法中，发生溢出的是（ ）。
A. 01011000+11101000 B. 10100000+00110000
C. 11010000+11100000 D. 10010000+11010000
- DRAM有256行，每行须在64ms内至少刷新一次。均匀轮流刷新时，相邻刷新操作最大间隔为（ ）。
A. 64 μ s B. 128 μ s
C. 250 μ s D. 256 μ s
- 8体低位交叉、按字编址，每体存储周期及首次读数延迟均为240ns，启动间隔30ns。无冲突连续读12字耗时（ ）。
A. 330ns B. 360ns
C. 570ns D. 2880ns
- 16MiB主存按字节编址，直接映射Cache数据容量32KiB、块长64B。主存地址标记位数为（ ）。
A. 9位 B. 10位
C. 15位 D. 18位
- 写回、写分配Cache发生写缺失，待替换行有效且脏。正确操作是（ ）。
A. 丢弃旧块，调入新块后修改 B. 仅写主存，不调入新块
C. 写回旧块，调入新块后修改 D. 仅清脏位，随后覆盖旧块
- 16位指令中各地址字段占6位。采用扩展操作码，有12条二地址、240条一地址指令，最多还可安排（ ）条零地址指令。
A. 256 B. 512
C. 1024 D. 4096
- 三组微命令组内互斥、组间相容，分别有7、5、2条。各组还须表示“不发命令”状态，字段直接编码至少需（ ）位。
A. 7 B. 8
C. 9 D. 14

8. 64位总线时钟40MHz，突发传送8个64位字，含2拍准备及8拍数据，无其他开销。有效带宽为（ ）（MB=10⁶B）。

- A. 320MB/s
C. 160MB/s

- B. 256MB/s
D. 80MB/s

9. CPU处于开中断状态，四源同时请求，响应级A>B>C>D；屏蔽位序ABCD，1为屏蔽，当前屏蔽字1010。最先响应（ ）。

- A. A
C. C

- B. B
D. D

10. 传统共享总线系统中，关于请求响应时机，正确的是（ ）。

- A. DMA只能在整条指令结束后响应
C. DMA可任意中止当前主存访问

- B. DMA可在总线允许交接的边界响应
D. 中断响应不受开中断状态影响

二、综合题（共5题，共80分）

1. (12分) 某浮点格式共14位，阶码在前、尾数在后。阶码6位，采用偏置值32的移码，所有阶码均可使用；尾数8位，采用双符号位补码纯小数，其中小数部分6位，小数点在两位符号位之后。数值为 $M \times 2^e$ ，非零数采用规格化表示，不设隐藏位。已知 $x=8.25$ ， $y=-3.75$ 。

- (1) 写出该格式可表示的最大正数、最小值（最负数）和最小规格化正数。（3分）
- (2) 写出 x 、 y 的二进制规格化形式及完整机器码。（3分）
- (3) 按对阶、尾数运算、规格化的步骤计算 $x-y$ ，写出结果机器码与十进制真值。中间计算保留移出的低位，最终尾数若需舍入，采用0舍1入。（4分）
- (4) 说明浮点加减中对阶丢位、尾数溢出和阶码上溢分别意味着什么，并指出尾数溢出是否一定代表最终结果溢出。（2分）

2. (16分) 某计算机有24根地址线、16根数据线，主存按字编址，字长2B。ROM占4M字地址空间，RAM占12M字地址空间，分别使用 $2\text{M} \times 16$ 位ROM芯片和 $4\text{M} \times 8$ 位DRAM芯片构成。芯片中的 $1\text{M}=2^{20}$ 个存储单元。DRAM芯片支持字节写使能；系统具有字节选择电路。

(1) 分别计算所需ROM、DRAM芯片数量。(4分)

(2) ROM区从000000H起连续编址，DRAM区紧接其后，占满剩余12M字地址空间。列出ROM区、DRAM区及每片芯片的起止字地址；指出芯片内部地址使用哪些系统地址线，并用3-8译码器实现片选。注明译码器输入与各输出所接芯片；使能恒有效，输出及片选均低有效。(8分)

(3) 说明DRAM相对于SRAM的主要优点，解释DRAM适合作主存的原因，并指出它需要周期性执行的操作。(4分)


3. (20分) 在第2题的计算机中设置数据容量为256KiB的Cache，块大小为512字，采用四路组相联映射，容量不计标记和状态位。 $1\text{KiB}=2^{10}\text{B}$ 。

(1) 计算Cache总行数、组数，画出24位主存字地址格式，注明标记、组号、块内字号各占多少位，并指出字内字节选择所需位数。(6分)

(2) 数组有1024个元素，每元素占一个16位字，首元素的起始字节地址为000100H。求该地址所在的主存块号、映射到的Cache组号、块内字号以及字内字节号。Cache初始为空，CPU按地址递增顺序将数组读取一遍，每元素只访问一次，无其他访存。求缺失次数、命中次数和命中率。(8分)

(3) 若Cache的访问耗时为50ns，主存的访问耗时为250ns，计算平均访问时间。(6分)

4. (24分) 某CPU的单总线数据通路如下图所示。



CPU字长16位，按字编址，每条指令占一字，PC自增量为1。ALU两端分别接A和内部总线；另支持SEXT8控制，将总线低8位符号扩展后输出，ACin控制结果写入AC。访存完成信号均已满足。

OP (4位)	R (1位)	M (3位)	D (8位)
---------	--------	--------	--------

OP=0110表示LDA，R=0/1分别选择R0/R1；M=010表示相对寻址，D为8位补码位移。LDA将有效地址处的一个主存字装入R指定的寄存器，基准PC取本条指令取指完成后的值。

- (1) 分别说明图中PC、IR的主要作用。(2分)
- (2) 地址1200H处存放指令6AF6H。拆分各字段，写出指令含义、位移真值、目标寄存器及有效地址。(6分)
- (3) 取指完成后，IR和MDR均保存该指令字。按图中通路补全执行阶段的三个空，每空填写一条寄存器传送操作。(6分)

步	寄存器传送操作	步	寄存器传送操作
T0	SEXT8(MDR低8位) → AC	T1	AC → A
T2	① _____	T3	② _____
T4	M[MAR] → MDR	T5	③ _____

- (4) 分别写出第(3)问①、②两步所需的全部控制信号，使用图中信号名称。(6分)
- (5) 四级指令流水线各级组合逻辑延迟为70ns、60ns、90ns、100ns，忽略流水寄存器延迟，采用统一时钟。求最短时钟周期和执行100条独立指令的总时间，流水线初始为空且无停顿。(4分)

5. (8分) 四个中断源A、B、C、D的硬件响应优先级固定为A>B>C>D，要求仅通过屏蔽字实现嵌套处理优先级D>B>A>C，不改变硬件响应优先级。屏蔽位按A、B、C、D排列，1为屏蔽，0为允许；允许高处理级抢占低处理级，禁止自身再次嵌套。

- (1) 写出各中断服务程序运行时的4位屏蔽字。(4分)
- (2) 对于高速设备的大规模连续数据传输，逐个数据采用中断方式是否合适？说明理由；若不合适，指出应采用的方式，并说明该方式下CPU仍需承担的工作。(4分)